Инженер-программист ПЛИС

Уровень дохода не указан

Опыт работы: 3–6 лет

Полная занятость

График: 5/2

Рабочие часы: 8

Формат работы: на месте работодателя

Напишите телефон, чтобы работодатель мог связаться с вами

Чтобы подтвердить, что вы не робот, введите текст с картинки:
captcha
Обязанности:
  • Разработка прошивок для FPGA Xilinx для SoC написанных на Verilog/SystemVerilog с физическими уровнями FPGA (например, DDR, PCIe, Ethernet, LVDS, USB);
  • Разработка прошивок для FPGA Xilinx для прототипирования SoC;
  • Оптимизация дизайна FPGA, верификация RTL модели, написание тестов;
  • Разработка встраиваемого программного обеспечения;
  • Доработка, оптимизация существующего кода;
  • Отладка встроенного ПО и написание тестов;
  • Описание проекта, документирование процесса тестирования;
  • Документирование и сопровождение.

Требования:

  • Высшее техническое образование;
  • Знание языков программирования Verilog HDL, VHDL, С/C++;
  • Умение работать с инструментарием для разработки программного обеспечения (IDE), таких как Vivado, Xilinx SDK;
  • Знание архитектуры PLC Xilinx и возможностей конфигурирования и программирования;
  • Навыки логической оптимизации, технологии маппинга, размещения, роутинга, RTL синтеза;
  • Понимание архитектуры роутинга и программируемых связей - оптимизация кода с учетом внутренней архитектуры ПЛИС;
  • Опыт работы проектирования схем и понимание сборки электронных плат;
  • Понимание работы с другими компонентами, такими как ADC, DAC, MEMS и другие, которые могут быть использованы вместе с PLC;
  • Умение работать с драйверами периферийных устройств, таких как АЦП, ЦАП, GPIO, DMA, таймеры, SPI, I²C и другие;
  • Понимание работы протоколов обмена данными, таких как Ethernet, UART, SPI, I²C, LVDS, PCI Express, RS-232, RS-485;
  • Опыт работы с системами автоматизации и управления с использованием программируемых логических контроллеров (PLC);
  • Знание теории работы процессоров и микроконтроллеров;
  • Опыт внутрисхемной отладки ПО и его оптимизации;
  • Умение анализировать, отлаживать и рефакторить код в том числе легаси.
Условия:
  • График 5/2: полный 8-часовой рабочий день с 09.00 – 18.00, выходные - суббота и воскресенье;
  • Конкурентная оплата труда (определяется индивидуально по результатам собеседования с возможностью корректировки по итогам прохождения испытательного срока), дополнительное премирование по результатам своевременного выполнения проектов;
  • Трудоустройство в соответствии с ТК РФ;
  • Возможность профессионального и карьерного роста.

Ключевые навыки

  • Verilog HDL
  • C++
  • ПЛИС
  • Программное обеспечение
  • Техническая документация
  • Английский — A1 — Начальный

Задайте вопрос работодателю

Он получит его с откликом на вакансию

Где предстоит работать

Пенза, улица Лермонтова, 3

Вакансия опубликована 23 марта 2025 в Пензе

Отзывы о компании

Похожие вакансии